EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

57128983

PUBLICATION DATE

10-08-82

APPLICATION DATE

02-02-81

APPLICATION NUMBER

56014157

APPLICANT: NEC CORP;


INVENTOR: KAJIMURA TAKESHI;

INT.CL.

: H01L 29/91 H01L 25/04 // H01L 29/90

TITLE

: PIN DIODE



ABSTRACT: PURPOSE: To obtain a small-sized PIN diode device, which can easily be mounted, by forming a plurality of the PIN diodes, which have different characteristics, particularly, the different thickness of the i layers, into the same chip.

> CONSTITUTION: The insulating layers 13 of oxide layers, etc. are shaped until they reach a P type high resistance substrate 10 except a region 12 in which the diodes are formed in order to electrically separate each PIN diode by using the semiconductor wafer shaped by growing an N type high resistance layer 11 on said P type substrate 10 in an epitaxial form. P+ Layers 14 and N+ layers 15 are each molded into the region 12, in which the diodes are formed, through diffusion, etc. The spaces 16, 16' of the P+ layers 14 and the N+ layers 15 are used as the thickness of the i layers, and the impedance characteristics of each PIN diode are determined by severally making these spaces differ.

COPYRIGHT: (C)1982,JPO&Japio

I IIS PAGE BLANK (USPTO)

(9) 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭57—128983

Dint. Cl.3 H 01 L 29/91

#H 01 L 29/90

25/04

識別記号

庁内整理番号

6749-5F 7638-5F

7357--5 F

発明の数 1

審査請求 未請求

(全 3 頁)

€ PINダイオード

创特

昭56-14157

御出

昭56(1981) 2月2日 瓸

@発明 梶村武史 東京都港区芝五丁目33番1号日 本電気株式会社内

砂公開 昭和57年(1982)8月10日

日本電気株式会社 如出 願

東京都港区芝5丁目33番1号

砂代 理 人 弁理士 内原晋

1. 発明の名称

PINFIT

2. 毎許請求の範囲

所定の導電型を有する高比抵抗半導体圏を電気 的に分離して複数個の高比抵抗領域を設け、これ 6の9ち少なくとも2つの領域は夫々互いに離局 された導電型の第1の高級度不納物層と反対導電 「型の第2の高級度不純物層とを有し、その離間幅 は異なるように設定されていることを特象とする PINダイオード。

3. 発明の詳細な説明

本発明はPINダイオードに関し、特に複数個 のPINダイオードを有する複合ダイオードの構

PINダイオードは高男政策域での使用におい て、スイッチ、AGC、安側、パワーリミッティ

ング等広い応用をもった素子である。これは真性 半導体に近い高比抵抗を有する1階のコンダクタ ンスの変化を利用する可変抵抗素子である。 従っ て、とのPINダイオードの特性を左右する主な 要素は1層の厚さである。 それぞれの応用におい ては使用周波帯、入力進力、アイソレーション、 挿入損失等の要求特性から種々の i 層をもった P INダイオードが作られている。 粒近では要求特 性を測足するために、しばしばi眉の異なるダイ オードを複数個使用する複合ダイオードの要求が 高まっている。例えば、第1図に示すようなスイ ッチ回路において、1段目のダイオード1 仕大館 力が印加されるので + 層の厚いものが、又、2段 目のダイオード2やダイオード3はアイソレーシ ョンを大きくするためや、挿入損失を小さくする ために比較的!層の薄いものが必要である。従来、 このような回路は I 脳の異なった個別のPINグ イオード装置を組み合わせることによって構成し ていた。この場合、装置を小型化するという点で 継がある。しかも、従来作成されている個別のダ

持開昭57-128983(2)

イオードベレットは、第2図(a)に示すように所定の厚さの I 描4の両面に P ⁺ 描5 と n ⁺ 描6を形成したものや、(b)に示すように n ⁺ 半導体基板 7 に所定の厚さの i 簡8をエピタキシャル成長しその上に p ⁺ 借9を形成したものである。従って、1 チップ内に互いに異なる厚さの i 描を同時に作り込むことは不可能であった。

本発明の目的は同一チップ内に特性の異なる、 特に:層の厚さの異なる複数個のPINダイオードを有する複合PINダイオードを提供すること である。

以下、本発明の一実施例を図面をもとに設明する。第3図は本発明の一実施例による複合PINダイオードのチップ平面図、第4図はそのA-A'断面図である。これは、P型高抵抗基板10上にn型の高抵抗機11がエピタキシャル成長された半導体ウェハーを用いて、各PINダイオードを散成するは、P型を板10に到達するまで酸化物層等の絶縁層13が形成されている。そ

して上配ダイオードを形成する領域12内にp⁺ 層14をn⁺ 層15を夫々拡散等によって形成する。このp⁺ 層14とn⁺ 層15の削隔16,16 をi 層の輝さとして使用して、これらの間隔を失々異ならしめることによって各PINダイオードのインピーダンス特性を決定する。その後所定の電極配線17を施して複合PINダイオードチップを形成したものである。

本実施例によると通常のPR方法によってそれ ぞれの目的に応じた種々のインピーダンス特性、 例えば大電力を入力するPINダイオードは間隔 を大きくとり、小さな挿入損失を要するものは間 降を小さくとる等して、複数のPINダイオード を同一チップ上に簡単製造することが出来る。こ の結果小型でかつ実装容易な複合PINダイオー ド級数を安価に供給することが可能となる。

尚、本発明はPINダイオードの動作領域をチップに対して横方向に用い、「層として動作する領域の間隔を異ならしめるようにしたもので、各PINダイオード間の絶縁手段としてはガラスや

S i O $_2$ 等任意の手段を採用することができる。


4. 図面の簡単な説明

第1図はダイオードを使用した丁型スイッチ回路図、第2図(a)(h)は夫々従来の模型PINダイオードのチップ断面図、第3図は本発明の一実施的る。1,2,3…PINダイオード、4…高低低データーを表現である。1,2,3…PINダイオード、4…高低低が半導体、5…p + 拡散層、6…n + 拡散層、7…低が出版が出版が出版が出版が出版が出版が出版が出版が出版が出版が出版が出版がある。10…p を形成ないである。11…n 型高低抗エピタキシャル層、12…それが電気的に分離されたダイオードを形成なるでは、13…酸化膜等、14…p + 拡散層、16…1層の接き、17…配線角を属。

代理人 弁理士 内原



特開卵57-128983(3)



THIS PAGE BLANK (USPTO)